本書是教育部高等學校電子信息類專業(yè)教學指導委員會規(guī)劃教材,參照教育部學科專業(yè)調整方案、相關專業(yè)本科指導性專業(yè)規(guī)范及電子信息類專業(yè)教學質量國家標準,按照數字電路與邏輯設計的教學基本要求編寫而成。書中系統(tǒng)介紹了數字電路與邏輯設計的基本理論和方法,包括緒論、數字邏輯基礎、集成邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導體存儲器與可編程邏輯器件、脈沖波形的產生和整形電路、數/模和模/數轉換電路。每章*后均給出了相關內容的Multisim仿真分析,并對常用的基本邏輯電路進行了VHDL設計,以便讀者鞏固和理解相關理論知識。每章均安排有小結和習題,并在書后提供了部分習題的參考答案。 本書注重基本概念、基本原理及基本分析設計方法的介紹,強調實際應用,內容敘述力求簡明扼要,通俗易懂,可以作為普通高等院校電氣信息類、電子信息類、自動化類、計算機類等專業(yè)以及其他相近專業(yè)的數字電路與邏輯設計數字電子技術等課程的本科生教材,也可以供相關工程技術人員參考。
第二版前言
本書是在第1版的基礎上,參照教育部高等學校電子信息類專業(yè)教學指導委員會最新的《電子電氣基礎課程教學基本要求》重新修訂而成的。
本次修訂基本保持了第1版的理論體系,主要的修改有: 為提高講授效率,刪除了個別知識點重復的例題; 在主要章節(jié)增加了利用VHDL(硬件描述語言)設計基本邏輯電路的內容,以加強學生對理論知識的理解,也在習題中增加了相應的練習題目; 對部分章節(jié)的習題也作了調整。
本書共分8章,內容包括數字邏輯基礎、集成門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導體存儲器與可編程邏輯器件、脈沖波形的產生和整形電路、數/模和模/數轉換電路。書后提供了部分習題的參考答案。
本書需要50~70學時,書中標注*的內容可供教師根據專業(yè)特點取舍。
本次修訂由鄔春明完成,雷宇凌和李蕾對本書主要章節(jié)給出的VHDL設計內容進行了驗證。
本書可以作為普通高等院校電氣信息類、電子信息類、自動化類、計算機類等專業(yè)以及其他相近專業(yè)的本科生教材,也可以供相關工程技術人員參考。
在本書的修訂過程中,得到了清華大學出版社的熱情幫助和支持,在此表示衷心感謝。
限于作者的水平,教材中難免有疏漏之處,敬請廣大讀者批評指正。
編者
2019年5月
前言
伴隨著晶體管、集成電路等半導體器件工藝的發(fā)展,數字集成器件已經從小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路,發(fā)展到超大規(guī)模集成電路。數字電路及數字系統(tǒng)的設計方法及手段也在不斷演變和發(fā)展,這對數字電路與邏輯設計課程的教學內容、教學方法及教材編寫都提出了更高的要求。
本書參照教育部相關教學指導委員會制定的《電子電氣基礎課程教學基本要求》(2011 年)、《電子信息科學與工程類本科指導性專業(yè)規(guī)范》(2010 年)、《電子科學與技術本科指導性專業(yè)規(guī)范》(2009 年)、《光電信息科學與工程類專業(yè)指導性專業(yè)規(guī)范》(2010 年)及相關課程的教學大綱編寫而成。為適應當前電子技術的發(fā)展及教學改革的要求,壓縮了一些過于高深的內容,精簡了一些繁雜的內部電路,在強調基本概念、基本原理的基礎上,重點突出分析和設計方法,力求敘述簡明扼要、通俗易懂。書中設置了提示、小結和習題等內容,便于學生學習。每章章首設置了興趣閱讀材料,通過數字領域的趣聞軼事,激發(fā)學生的學習興趣,拓展學生的知識內容。
另外,本書在講解理論分析與設計之后,充分利用計算機仿真這一現代技術手段,各章均給出了Multisim仿真分析實例,將理論知識與實際系統(tǒng)有機地融為一體,培養(yǎng)學生的實驗能力、實踐能力和創(chuàng)新意識。經過多年的教學實踐,證明這種教學方法、手段和模式是可行的、有效的。
全書共分8章,包括數字邏輯基礎、集成邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、半導體存儲器與可編程邏輯器件、脈沖波形的產生和整形電路、數/模與模/數轉換電路等內容。書后提供了部分習題的參考答案。
講授本書內容需要50~70學時,書中標注*的內容可供教師根據專業(yè)特點取舍。
本書由鄔春明、雷宇凌、李蕾編寫,其中緒論、第1、2、3、8章由鄔春明編寫; 第4、5、6、7章由雷宇凌編寫; 李蕾對教材中的仿真內容進行了驗證。全書由鄔春明統(tǒng)稿。
本書可以作為普通高等院校電氣信息類、電子信息類、自動化類、計算機類各專業(yè)以及其他相近專業(yè)的本科生教材,也可以供相關工程技術人員參考。
本書在編寫過程中,得到了清華大學出版社的熱情幫助和支持,在此表示衷心的感謝。
限于編者的水平,書中難免有疏漏之處,敬請廣大讀者批評指正。
編者2015年2月
緒論
第1章數字邏輯基礎
1.1概述
1.2常用的數制和編碼
1.2.1常用的數制
1.2.2數制之間的轉換
1.2.3二進制數的原碼、反碼及補碼表示
1.2.4常用的編碼
1.3邏輯代數及其運算規(guī)則
1.3.1邏輯變量與基本邏輯運算
1.3.2復合邏輯運算
1.3.3邏輯代數的基本公式
1.3.4邏輯代數的基本定理
1.3.5邏輯代數的常用公式
1.4邏輯函數及其表示方法
1.4.1邏輯函數的定義
1.4.2邏輯函數的表示方法
1.4.3邏輯函數的標準形式
1.4.4邏輯函數表示方法間的轉換
1.5邏輯函數的化簡
1.5.1邏輯函數的代數化簡法
1.5.2邏輯函數的卡諾圖化簡法
1.5.3含有無關項的邏輯函數及其化簡
*1.6利用Multisim對邏輯函數進行化簡與轉換
本章小結
習題
第2章集成邏輯門電路
2.1概述
2.2門電路中開關器件的開關特性
2.2.1半導體二極管的開關特性
2.2.2半導體三極管的開關特性
2.2.3MOS管的開關特性
2.3分立元件門電路
2.3.1二極管與門
2.3.2二極管或門
2.3.3三極管非門
2.3.4MOS管非門
2.4TTL集成門電路
2.4.1TTL反相器
2.4.2TTL與非門
2.4.3TTL集電極開路門和三態(tài)門
2.5CMOS集成門電路
2.5.1CMOS反相器
2.5.2CMOS與非門和或非門
2.5.3CMOS漏極開路門、傳輸門和三態(tài)門
2.6集成邏輯門電路的主要性能參數
2.7正、負邏輯的概念
*2.8利用Multisim測試TTL反相器的電壓傳輸特性
*2.9利用VHDL設計門電路
本章小結
習題
第3章組合邏輯電路
3.1概述
3.1.1組合邏輯電路的特點
3.1.2組合邏輯電路的功能描述方法
3.2組合邏輯電路的分析
3.2.1組合邏輯電路的分析方法
3.2.2組合邏輯電路分析舉例
3.3組合邏輯電路的設計
3.3.1組合邏輯電路的設計方法
3.3.2組合邏輯電路設計舉例
3.3.3含有無關項的組合邏輯電路設計
*3.4組合邏輯電路的競爭冒險
3.4.1競爭冒險現象
3.4.2競爭冒險的判斷
3.4.3競爭冒險的消除
3.5常用組合邏輯電路及其應用
3.5.1編碼器
3.5.2譯碼器
3.5.3加法器
3.5.4數據選擇器
3.5.5數據分配器
3.5.6數值比較器
*3.6利用Multisim分析組合邏輯電路
3.6.1小規(guī)模門電路構成的組合邏輯電路的仿真分析
3.6.2中規(guī)模組合邏輯電路的仿真分析
*3.7利用VHDL設計組合邏輯電路
本章小結
習題
第4章觸發(fā)器
4.1概述
4.2基本觸發(fā)器
4.2.1基本觸發(fā)器電路組成和工作原理
4.2.2基本觸發(fā)器的功能描述
4.3同步觸發(fā)器
4.3.1同步RS觸發(fā)器
4.3.2同步D觸發(fā)器
4.3.3同步JK觸發(fā)器
4.3.4同步T觸發(fā)器
4.4主從觸發(fā)器
4.4.1主從RS觸發(fā)器
4.4.2主從JK觸發(fā)器
4.5邊沿觸發(fā)器
4.5.1維持阻塞式D觸發(fā)器
4.5.2邊沿JK觸發(fā)器
4.6不同類型觸發(fā)器之間的轉換
4.6.1JK觸發(fā)器轉換成RS、D觸發(fā)器
4.6.2D觸發(fā)器轉換成RS、JK觸發(fā)器
4.7觸發(fā)器的電氣特性
*4.8利用Multisim分析觸發(fā)器
4.8.1同步RS觸發(fā)器的仿真分析
4.8.2邊沿JK觸發(fā)器的仿真分析
*4.9利用VHDL設計觸發(fā)器
本章小結
習題
第5章時序邏輯電路
5.1概述
5.1.1時序邏輯電路的基本概念
5.1.2時序邏輯電路的功能描述方法
5.2同步時序電路的分析
5.2.1同步時序電路的分析方法
5.2.2同步時序電路分析舉例
5.3同步時序電路的設計
5.3.1同步時序電路的設計方法
5.3.2同步時序電路設計舉例
*5.4異步時序電路
5.4.1異步時序電路的分析
5.4.2異步時序電路的設計
5.5常用時序邏輯電路
5.5.1寄存器
5.5.2計數器
*5.6利用Multisim分析時序邏輯電路
5.6.1兩位同步二進制計數器的仿真分析
5.6.2用74LS161N構成六十進制計數器
*5.7利用VHDL設計時序邏輯電路
本章小結
習題
第6章半導體存儲器與可編程邏輯器件
6.1存儲器概述
6.1.1半導體存儲器的分類
6.1.2存儲器的性能指標
6.2只讀存儲器
6.2.1ROM的電路結構和工作原理
6.2.2掩膜只讀存儲器
6.2.3可編程只讀存儲器
6.2.4ROM的應用
6.3隨機存取存儲器
6.3.1RAM的電路結構
6.3.2RAM的存儲單元
6.3.3RAM的擴展
6.4可編程邏輯器件
6.4.1可編程邏輯陣列
6.4.2可編程陣列邏輯
6.4.3通用陣列邏輯
6.4.4CPLD、FPGA和在系統(tǒng)編程技術簡介
6.5利用Multisim分析半導體存儲器
本章小結
習題
第7章脈沖波形的產生和整形電路
7.1概述
7.1.1矩形脈沖的基本特性
7.1.2脈沖電路
7.2555定時器
7.2.1555定時器的電路結構
7.2.2555定時器的工作原理
7.3施密特觸發(fā)器
7.3.1門電路構成的施密特觸發(fā)器
7.3.2555定時器構成的施密特觸發(fā)器
7.3.3施密特觸發(fā)器的應用
7.4單穩(wěn)態(tài)觸發(fā)器
7.4.1門電路構成的單穩(wěn)態(tài)觸發(fā)器
7.4.2555定時器構成的單穩(wěn)態(tài)觸發(fā)器
7.4.3單穩(wěn)態(tài)觸發(fā)器的應用
7.5多諧振蕩器
7.5.1門電路構成的多諧振蕩器
7.5.2施密特觸發(fā)器構成的多諧振蕩器
7.5.3石英晶體多諧振蕩器
7.5.4555定時器構成的多諧振蕩器
*7.6用Multisim分析555定時器的應用電路
7.6.1555定時器構成的施密特觸發(fā)器的仿真分析
7.6.2555定時器構成的多諧振蕩器的仿真分析
本章小結
習題
第8章數/模與模/數轉換電路
8.1概述
8.2D/A轉換器
8.2.1權電阻網絡D/A轉換器
8.2.2倒T形電阻網絡D/A轉換器
8.2.3D/A轉換器的主要技術指標
8.3A/D轉換器
8.3.1A/D轉換的一般過程
8.3.2并聯(lián)比較型A/D轉換器
8.3.3逐次逼近型A/D轉換器
8.3.4雙積分型A/D轉換器
8.3.5A/D轉換器的主要技術指標
*8.4利用Multisim分析D/A和A/D轉換電路
8.4.1D/A轉換器的仿真分析
8.4.2A/D轉換器的仿真分析
本章小結
習題
附錄A部分習題參考答案
參考文獻