第1章 數(shù)字信號處理器結構

1.1 數(shù)字信號處理器

1.2 DSP基本特性

1.3 T128XDSP基本信號與總線結構

1.4 DSP的CPU寄存器

第2章 數(shù)字信號處理器通用輸入輸出端口

2.1 DSP2812的GPIO

2.2 DSP程序編制方法

2.2.1 DSP編程的基本數(shù)據(jù)結構類型

2.2.2 演示程序

第3章 DsP系統(tǒng)控制與中斷

3.1 系統(tǒng)控制與時鐘

3.1.1 結構概述

3.1.2 控制寄存器

3.1.3 振蕩器0SC和鎖相環(huán)PLL

3.2 DSP的CPU中斷

3.2.1 CPU中斷概述

3.2.2 CPU中斷向量優(yōu)先級

3.2.3 CPU中斷標志寄存器

3.2.4 cPu中斷使能寄存器IER和調試中斷使能寄存器DBGIER

3.2.5 可屏蔽中斷的處理過程

3.2.6 非屏蔽中斷類型

3.3 DsP片內外設的中斷擴展管理(PIE)

3.3.1 PIE部分概述

3.3.2 PIE中斷處理結構

3.3.3 PIE中斷處理流程

3.3.4 PIE中斷向量表

3.3.5 PIE中斷相關寄存器

3.3.6 外部中斷控制寄存器

3.4 CPu定時器

3.5 看門狗模塊

3.6 演示程序

第4章 DSP的存儲器

4.1 片內存儲器

4.1.1 SARAM

4.1.2 FLASH和0TP

4.1.3 其他

4.2 片外存儲器和外部接口XINTF

4.2.1 基本組成

4.2.2 時鐘配置

4.2.3 xINTF寄存器

4.3 演示程序

第5章 DSP的引導裝載BootLoader

5.1 引導ROM概述

5.2 引導裝載BootLoader

5.3 引導裝載的數(shù)據(jù)流格式

5.4 引導裝載程序

5.5 演示程序

第6章 SCI串行通信接口

6.1 SCI概述

6.2 SCI通信結構

6.3 SCI多機通信

6.4 SCI中斷和波特率設置

6.5 SCI寄存器

6.6 演示程序

第7章 sPI串行外設接口

7.1 SPI模塊概述

7.2 SPI操作模式

7.3 SPI中斷和數(shù)據(jù)傳輸

7.3.1 SPI中斷控制位

7.3.2 SPI數(shù)據(jù)格式和波特率

7.4 SPI FIFO

7.5 SPI寄存器

7.6 演示程序

第8章 A／D轉換器

8.1 A／D轉換排序器工作原理

8.2 連續(xù)自動排序模式

8.3 啟動／停止模式

8.4 同步采樣和觸發(fā)信號

8.5 排序轉換的中斷操作模式

8.6 ADC時鐘及其他

8.7 ADC寄存器

8.8 演示程序

第9章 特殊空間環(huán)境下的DSP系統(tǒng)設計

9.1 典型系統(tǒng)結構

9.2 系統(tǒng)熱設計

9.2.1 熱設計概述

9.2.2 元器件的散熱措施

9.3 可靠性、安全性設計及分析

9.4 EMC設計

9.4.1 系統(tǒng)設計考慮

9.4.2 系統(tǒng)電磁兼容設計

參考文獻