本書聚焦人工智能處理器硬件設計的算力瓶頸問題，介紹了神經網絡處理內核電路與系統(tǒng)的設計目標、優(yōu)化技術、評價方式，以及應用領域。全書共9章，以人工智能硬件芯片組織架構的核心處理單位“卷積神經網絡”在系統(tǒng)架構層面的算力性能提升為目標，在回顧了CPU、GPU和NPU等深度學習硬件處理器的基礎上，重點介紹主流的人工智能處理器的各種架構優(yōu)化技術，包括并行計算、流圖理論、加速器設計、混合內存與存內計算、稀疏網絡管理，以及三維封裝處理技術，以業(yè)界公認的測試集與方法為依據(jù)，展現(xiàn)不同架構設計的處理器在功耗、性能及成本指標等方面不同程度的提升，深入探討優(yōu)化整體硬件的各種方法。